Recorrido de memoria

Con la ayuda de un reloj, se lee la memoria RAM automáticamente y se visualiza en los leds de la FPGA una secuencia. Primero se desarrolla el código en VHDL, para este caso se utiliza la librería std_logic, declaración de puertos de entrada y salida (entity ROM is), se declara la dirección de memoria, para las filas; como son 15 posiciones de memoria se utilizan 4 bits para las diferentes combinaciones, se declara el ancho del dato para este caso es de 8 bits. Se declaran los valores constantes, declaración del process “cuando adress tenga x dirección lleve el valor de la memoria x a la salida data”.